Minimalizacja stanów logicznych

Komputer wraz z oprogramowaniem wspomagającym projektowanie stał się częścią życia elektronika.
gavi
Piszący użytkownik 1
Piszący użytkownik 1
Posty: 35
Rejestracja: śr 22 sty 2003, 15:18

Minimalizacja stanów logicznych

Postautor: gavi » czw 15 kwie 2010, 15:29

Witam
Muszę zrealizować automat który na grafie ma 6 zmiennych wejściowych, 6 zmiennych wyjściowych i 14 stanów. Nieco przydużo żeby minimalizację robić na piechotę. Czy znacie jakiś programik na PC o rozsądnym stopniu komplikacji i możliwy do osiągnięcia, którym można by się posłużyć?
Za pomoc z góry dziękuję.
Pzdr.
W
pozdrawiam
W.

^Target
Aktywny użytkownik 2
Aktywny użytkownik 2
Posty: 217
Rejestracja: śr 21 sty 2004, 9:45
Lokalizacja: okolice Bielska-Białej
Kontaktowanie:

Postautor: ^Target » ndz 18 kwie 2010, 15:13

Dawno nie grzebałem w temacie, ale najprawdopodobniej każde narzędzie do opisu sprzętu HDL w mniejszym lub większym stopniu pozwoli na rozwiązanie takiego problemu. Pracowałem na Xilinx'owym ISE (wtedy jeszcze był darmowy) i możliwe było podejrzenie wyjściowej struktury po syntezie, nawet do poziomu struktury logicznej. Na szybko co znalazłem, prawdopodobnie darmowe narzędzie do syntezy HDL znajdziesz tutaj: http://www.symphonyeda.com/ . Wymagana byłaby jednak znajomość VHDLa lub Veriloga. Możliwe, że są także inne narzędzia, np. pomoce do nauki projektowania układów cyfrowych, temat do zbadania
chciałeś zrobić wzmacniacz, a wyszedł jak zwykle ... mieszacz :/

"Eksperci nie mają monopolu na dobre rady" - Bob Pease
nie jestem żadnym specjalistą

andy1955
Raczkujący użytkownik 1
Raczkujący użytkownik 1
Posty: 1
Rejestracja: ndz 13 cze 2010, 18:47

Postautor: andy1955 » sob 10 lip 2010, 6:45

trochę odświerzę ten temat.
Korzystam często ze strony:
http://www-ihs.theoinf.tu-ilmenau.de/~s ... naugh.html


Wróć do „Oprogramowanie wspomagające projektowanie”

Kto jest online

Użytkownicy przeglądający to forum: Obecnie na forum nie ma żadnego zarejestrowanego użytkownika i 1 gość

cron