Forum Elektroniczne

Witam mam do zrobienia projekt pokazany na rysunku.
Niestety powiem tak nie wiem od czego zacząć i w ogole nie wiem jak go zrobić. Może ktoś coś podpowie albo uci jakieś linki które będą pomocne w budowie takiego układu.
Dane:
fw=15MHz -częstotliwość rezonatora kwarcowego
T=1/f f=0,1kHz
t1/T=od 0 do 1
rozdzielczość ( N ) 10 bitów

za wszelką pomoc bedę wdzięczny.
Pozdrawiam

Czy nalezy rozumiec ze ten uklad ma produkowac impulsy o czestotliwosci 100Hz (na podstawie kwarcu) i regulowanym wspolczynniku wypelnienia od 0 do 1?
Pozdr.

Witam; ale sadystyczny pomysł - 15M dzielic na 100Hz!!! Czuje, że movzx wymysli jakis uP na ten wsp. wyp.
PI

movzx pisze:Czy nalezy rozumiec ze ten uklad ma produkowac impulsy o czestotliwosci 100Hz (na podstawie kwarcu) i regulowanym wspolczynniku wypelnienia od 0 do 1?
Pozdr.

Coś poniekąd ma generować impulsy częstotliwość wyjściowa to 100Hz. Ale za cholere nie wiem jak to zrobić dla fw=15MHz.
Moze ma ktoś jakiś pomysł ?

Pozdrawiam

procesor wydaje się najodpowiedniejszy. Poczciwe '51 spokojnie wystarczy.
Wykonanie tego układu na bramkach i licznikach jest możliwe,ale raczej pozbawione sensu,zwłaszcza,jeśli współczynnik wypełnienia ma być regulowany w miarę "płynnie".Wszystko właśnie zależy jaka to ma być rozdzielczość. Dla powiedzmy 4..8 kroków może jeszcze byłoby to sensownie realizowalne w logice "dyskretnej".Dalej,to już tylko procek albo jakiś PLD.

... ups, przegapiłem - 10 bitów to już tylko procek,syntezowanie tego na PLD
zeżarłoby ogromne zasoby sprzetowe. 10ms/1024 = 9.76 us rozdzelczości, dla typowej '51 z kwarcem 15MHz cykl rozkazowy wynosi 0.8us, ciężko się będzie wpasować. Chyba jednak przesiadka na AVR...

@ forest82 <- ty to lubisz sobie życie komplikować...

To nie ja stwarzam problemy - nasz mądry wykładowca, poczciwy profesor wymaga od nas "przenoszenia gór" niestety jak dla mnie za ciężki są one

witam

na pierwszy rzut oka zadanie wygląda dość prosto - zwykły 10bitowy PWM (pulse width modulation) jaki ma obecnie większość procesorów... natomiast jak zaczyna się liczyć to przestaje być kolorowo, częstotliwości wrednie dobrane - o ile zrobienie sprzętowego dzielnika z 15MHz na 100Hz na procku to żaden problem (dzieli się idealnie bez reszty), to zrobienie dokładnego PWMa przestaje być trywialne ponieważ 15MHz / 100Hz * 2^10 nie da się podzielić bez reszty... (np. na procku z rodziny AVR z 15MHz najbliżej da się uzyskać 10bitowy PWM o częstotliwości 114.553Hz co daje 12.7% błędu...)

A gdyby samemu dobrać fw ?
Jak by to wygladało ?
Jakieś linki by sie przydały do podobnych gotowych schematów !

Pozdrawiam

schemat ?? kwarc + procesor + rezystorki/kondensatory.
Idąc za sugestią kolegi kobi-ego dla AVRki i sensownych dzielników moznaby użyć kwarców :
3.2768 MHz (preskaler :32)
6.5536 MHz (preskaler :64)
niestety nie są to typowe wartości i mogą być problemy z ich dostaniem.
Wersja "dla ambitnych" mogłaby polegać na dzieleniu głównego zegara przez dowolny współczynnik całkowity w jednym timerze i z jego przepełnienia taktowany byłby timer generujący PWM. Wówczas kwarc można dobrać z zależności 100 Hz x 1024 x N , przy czym N > powiedzmy 10..20, niech ten procek ma chwile czasu na obsłużenie przerwań,skoków itp nie generując jittera w sygnale wyjściowym.

Jedno pytanie - czy wykladowca nie bedzie mial obiekcji ze to jest zrobione na mikrokontrolerze... sa rozni dziwni ludzie po uczelniach, i moze sie okazac ze ma to byc zrobione tak i tak...
Pozdr.

jesli o to chodził dał nam możliwość budowy na licznikach, przezutnikach bramkach logicznych nor . O mikrokontrolerze nic nie wspomnial z reszta i tak tego nie rozumiem o co mu chodzi

Czy cos takiego bedzie dobre?
Zeby nie bylo za dobrze, zrozumienie zasady dzialania (no i oczywiscie najbardziej ekscytujace - konstrukcje :D) pozostawiam Koledze do wlasnych prac badawczych - wszystkie niezbedne dokumentacje scalakow sa na Elenocie :)
Pozdr.

no to zobaczymy czy cos z tego wyjdzie.
Dzieki za pomoc Pozdrawiam

No i schemacik git. Pozostaje tylko mi dojść jak to wszystko działa, jak to zostało dobrane przez kolege.
Pozdrawiam

Witam! Po pierwsze generator kwarcowy powinien być na elementach dyskretnych . Wtedy można kwarc doprowadzić do wlaściwej czestotliwośći trymerem . (dzielenie z resztą ) Następnie bierzemy MH5493, lub coś koło tego i budujemy dzielnik przez 15 ( patrz Dieter Nurman " Elektronika łatwiejsza niz Przypuszczasz Uklady cyfrowe") Po uzyskaniu 1MHZ dodajemy trzy dzielniki przez 10 jeden po drugim . Czyli 10 x 10 x 10 =1000 czyli 1kHz itak dalej ażdo 100Hz . Jak zrobisz cos takiego nikt Ci nie powie ze idziesz na latwiznę . Pamietaj tylko że kazdy TTL powinien miec kondensztor 100nF pomiędzy nogą zasilania +5V a masą . Unikniesz kłopotów bo wystarczy że jednego brakuje i częstotliwość nie będzie się zgadzać . Pozdrawiam !

I co potem zrobi z tymi 100Hz?
Z całym szacunkiem, ale czy zapoznał się Pan ze schematem który wrzuciłem, i ogólnie z problemem? Generator to najmniejszy problem
(notabene nigdy nie słyszałem o "regulacji" kwarcu trymerem, tym bardziej nie mam pojęcia co ma to wspólnego z dzieleniem z resztą... ale na kwarcach mogę się nie znać)
Zreszta "nie pojscie na latwizne" nie polega na fundowaniu sobie niepotrzebnego bolu zebow.
Pozdr.

A ja powiem tak schemat podany przez kolege "movzx" jest bardzo dobry do moich założeń tylko zastanawiam się jak to kolega dobrał i jak przeliczył te wartości ? Przydały by sie linki do podobnych schematów i opisów działania bo nie doszedłem do tego jak to wszystko działa.
Pozdrawiam

W skrocie:
- generator wejsciowy podaje sygnal o czestotliwosci 15MHz
- licznik wejsciowy jest skonfigurowany do dzielenia przez 146, co daje 15000000 / 146 = ~102739Hz na jego wyjsciu
- dwa uklady 4024 tworza 14bitowy licznik, z czego wykorzystujemy 10 bitow. Jak wiadomo, 2^10=1024, wiec licznik przepelni sie co 102739 / 1024 = ~100,3Hz.
- trzy komparatory HC85 polaczone kaskadowo porownuja wyjscie licznika z nastawa. Jesli wartosc zliczona jest mniejsza, wyjscie jest w stanie wysokim, w przeciwnym wypadku jest w stanie niskim.

Tak wiec, poniewaz licznik liczy rownomierne odstepy czasu rowne 1/1024 calego impulsu, mozemy regulowac procent czasu przez jaki wartosc nastawiona bedzie wieksza od zliczonej, czyli procent czasu przez jaki wyjscie bedzie w stanie wysokim.
Pozdr.

No to już wiem co i jak. Jeszcze pytanie co do nastawy czym nastawić te 10bitow co to jest ta nastawa ? Chodzi mi konkretnie o nazwe.
Pozdrawiam i dziekuje

Jakos przeciez trzeba okreslic jakie wypelnienie ma "produkowac" nasz uklad. Nastawa czyli inaczej... regulacja :)
W naszym wypadku nastawą jest 10bitowa wartosc, a zrodlem tejze nastawy na schemacie sa te trzy "cyferki" po lewej na dole. Najmlodszy bit jest na gorze.
Pozdr.

Wszystko ładnie pięknie ale mi chodzi co mozemy użyć do tej regulacji (nastawy) konkretnie jakiś regulator PID hehehe A może coś innego. Chodzi mi konkrtnie czego mam urzyć do nastawiania.

Czegokolwiek co umie wyprodukowac 10bitowa wartosc binarna.
Od przelacznikow po mikrokontroler.
Pozdr.

No to sie pokaplikowało. Musze zrobić taki sam projekt tyle że wartości mi się pozmieniały.
Dane:
fw=sam mam przyjąć jaką chcę -częstotliwość rezonatora kwarcowego
T=1/f f=4kHz
t1/T=od 0 do 1
rozdzielczość ( N ) 1/10000 w BCD

Zaczołem robć ale nie mogę skończyć gdzieś się zgubiłem.

Dwa kwarce z pewnoscia nie sa potrzebne - wystarczylo przerobic wczesniejszy uklad - zmienic liczniki na BCD i zmienic odpowiednio wspolczynnik podzialu.
Zeby nie kombinowac, mozna dac kwarc 4MHz i zupelnie wyrzucic ten wejsciowy dzielnik, ale pozostawie to jako walor edukacyjny ;)

Aha, oczywiscie uklad jest zrobiony jako trzycyfrowy (1/1000) - po pierwsze nie chce mi sie malowac kolejneego scalaka (jest to niewatpliwie pasjonujace, pozdrawiam prowadzacego-sadyste); Po drugie przy tej czestotliwosci wyjsciowej na wejscie trzeba by podac 40MHz - szczerze odradzam, bo watpie czy uklad bedzie w stanie przeniesc taka czestotliwosc.
Pozdr.

On mi powiedział że to jest źle i podał mi znow inne dane a konkretnie:
f=2kHz
BCD 1/10000
Ponoc łatwiejsze.
Chcialem mu dać takie coś ale układ nie wytrzyma tego zeczywiście.

Pozdrawiam