Strona 1 z 2
Projekt - problem.
: ndz 06 maja 2007, 22:41
autor: forest82
Witam mam do zrobienia projekt pokazany na rysunku.
Niestety powiem tak nie wiem od czego zacząć i w ogole nie wiem jak go zrobić. Może ktoś coś podpowie albo uci jakieś linki które będą pomocne w budowie takiego układu.
Dane:
fw=15MHz -częstotliwość rezonatora kwarcowego
T=1/f f=0,1kHz
t1/T=od 0 do 1
rozdzielczość ( N ) 10 bitów
za wszelką pomoc bedę wdzięczny.
Pozdrawiam
: ndz 06 maja 2007, 23:54
autor: movzx
Czy nalezy rozumiec ze ten uklad ma produkowac impulsy o czestotliwosci 100Hz (na podstawie kwarcu) i regulowanym wspolczynniku wypelnienia od 0 do 1?
Pozdr.
projekt...
: pn 07 maja 2007, 0:25
autor: PI
Witam; ale sadystyczny pomysł - 15M dzielic na 100Hz!!! Czuje, że movzx wymysli jakis uP na ten wsp. wyp.
PI
: pn 07 maja 2007, 9:23
autor: forest82
: pn 07 maja 2007, 9:36
autor: ^Target
: pn 07 maja 2007, 10:24
autor: forest82
: pn 07 maja 2007, 11:57
autor: kobi
: pn 07 maja 2007, 21:42
autor: forest82
: pn 07 maja 2007, 22:36
autor: ^Target
: pn 07 maja 2007, 23:55
autor: movzx
: pn 07 maja 2007, 23:58
autor: forest82
: wt 08 maja 2007, 0:03
autor: movzx
: wt 08 maja 2007, 23:11
autor: forest82
: pn 14 maja 2007, 21:49
autor: forest82
Projekt
: śr 16 maja 2007, 22:27
autor: BCL
: śr 16 maja 2007, 22:32
autor: movzx
: ndz 20 maja 2007, 18:17
autor: forest82
A ja powiem tak schemat podany przez kolege "movzx" jest bardzo dobry do moich założeń tylko zastanawiam się jak to kolega dobrał i jak przeliczył te wartości ? Przydały by sie linki do podobnych schematów i opisów działania bo nie doszedłem do tego jak to wszystko działa.
Pozdrawiam
: ndz 20 maja 2007, 18:52
autor: movzx
W skrocie:
- generator wejsciowy podaje sygnal o czestotliwosci 15MHz
- licznik wejsciowy jest skonfigurowany do dzielenia przez 146, co daje 15000000 / 146 = ~102739Hz na jego wyjsciu
- dwa uklady 4024 tworza 14bitowy licznik, z czego wykorzystujemy 10 bitow. Jak wiadomo, 2^10=1024, wiec licznik przepelni sie co 102739 / 1024 = ~100,3Hz.
- trzy komparatory HC85 polaczone kaskadowo porownuja wyjscie licznika z nastawa. Jesli wartosc zliczona jest mniejsza, wyjscie jest w stanie wysokim, w przeciwnym wypadku jest w stanie niskim.
Tak wiec, poniewaz licznik liczy rownomierne odstepy czasu rowne 1/1024 calego impulsu, mozemy regulowac procent czasu przez jaki wartosc nastawiona bedzie wieksza od zliczonej, czyli procent czasu przez jaki wyjscie bedzie w stanie wysokim.
Pozdr.
: ndz 20 maja 2007, 23:34
autor: forest82
No to już wiem co i jak. Jeszcze pytanie co do nastawy czym nastawić te 10bitow co to jest ta nastawa ? Chodzi mi konkretnie o nazwe.
Pozdrawiam i dziekuje

: ndz 20 maja 2007, 23:36
autor: movzx
Jakos przeciez trzeba okreslic jakie wypelnienie ma "produkowac" nasz uklad. Nastawa czyli inaczej... regulacja :)
W naszym wypadku nastawą jest 10bitowa wartosc, a zrodlem tejze nastawy na schemacie sa te trzy "cyferki" po lewej na dole. Najmlodszy bit jest na gorze.
Pozdr.
: pn 21 maja 2007, 0:05
autor: forest82
Wszystko ładnie pięknie ale mi chodzi co mozemy użyć do tej regulacji (nastawy) konkretnie jakiś regulator PID

hehehe A może coś innego. Chodzi mi konkrtnie czego mam urzyć do nastawiania.
: pn 21 maja 2007, 0:19
autor: movzx
Czegokolwiek co umie wyprodukowac 10bitowa wartosc binarna.
Od przelacznikow po mikrokontroler.
Pozdr.
: ndz 10 cze 2007, 11:35
autor: forest82
No to sie pokaplikowało. Musze zrobić taki sam projekt tyle że wartości mi się pozmieniały.
Dane:
fw=sam mam przyjąć jaką chcę -częstotliwość rezonatora kwarcowego
T=1/f f=4kHz
t1/T=od 0 do 1
rozdzielczość ( N ) 1/10000 w BCD
Zaczołem robć ale nie mogę skończyć gdzieś się zgubiłem.
: ndz 10 cze 2007, 13:48
autor: movzx
Dwa kwarce z pewnoscia nie sa potrzebne - wystarczylo przerobic wczesniejszy uklad - zmienic liczniki na BCD i zmienic odpowiednio wspolczynnik podzialu.
Zeby nie kombinowac, mozna dac kwarc 4MHz i zupelnie wyrzucic ten wejsciowy dzielnik, ale pozostawie to jako walor edukacyjny ;)
Aha, oczywiscie uklad jest zrobiony jako trzycyfrowy (1/1000) - po pierwsze nie chce mi sie malowac kolejneego scalaka (jest to niewatpliwie pasjonujace, pozdrawiam prowadzacego-sadyste); Po drugie przy tej czestotliwosci wyjsciowej na wejscie trzeba by podac 40MHz - szczerze odradzam, bo watpie czy uklad bedzie w stanie przeniesc taka czestotliwosc.
Pozdr.
: wt 12 cze 2007, 11:31
autor: forest82
On mi powiedział że to jest źle i podał mi znow inne dane

a konkretnie:
f=2kHz
BCD 1/10000
Ponoc łatwiejsze.
Chcialem mu dać takie coś ale układ nie wytrzyma tego zeczywiście.
Pozdrawiam